![[Contents]](images/content.gif)
![[Index]](images/dindex.gif)
![[Help]](images/dhelp.gif)
![[Browse <]](images/prev.gif)
![[Browse >]](images/next.gif)
PowerPC - ¿ Qué tiene de especial ?
Parece que en el mundillo de los amigueros se habla mucho de cual
podría ser la próxima generación de CPU's llamadas a sustituir a la actual
familia, la 680x0 de Motorola.
Se ha hablado de Alpha APX de DEC, HP-PA(Precision Architecture) de
Hewlett-Packard, y como no PowerPC, y es en esta última en la que voy a
centrar el interés de este artículo, que no es otro que el de hacer un poco
más conocida a esta familia de procesadores, aunque es algo más que una
familia de procesa- dores, es toda una filosofía..., pero vallamos por
partes.
¿ Qué es un PowerPC ?
Un PowerPC es un microprocesador ( o más bien habría que decir una
familia de procesadores ) diseñados para satisfacer un estándar el cual fue
diseñado conjuntamente por Motorola, IBM y Apple. El estándar PowerPC
especifica una arquitectura con un conjunto de instrucciones comunes, de
tal forma que permita a cualquiera que diseñe y fabrique procesadores
PowerPC que puedan correr el mismo código.
¿ Cómo empezó todo ?
El 3 de Julio de 1.991 IBM, Apple y Motorola ( 3 compañías cuyos
campos de acción tomaban en principio caminos diferentes hasta el punto de
ser rivales más o menos encarnizados ), firman un acuerdo para desarrollar
el PowerPC, un sistema que representaría un nuevo estándar tanto en
hardware como en software para la informática personal, aunque según los
analistas parecía más bien un último intento por parar el predominio wintel
( formado por el omnipresente Windows de Microsoft y los procesadores de
Intel ).
Fruto de esta cooperación fue la unificación de esfuerzos dentro
del Somerset Design Center, un centro para el desarrollo y la investigación
de la tecnología PowerPC situado en Austin, Texas por parte de IBM y
Motorola al que luego acudirían algunos de los ingenieros más
especializados en tecnología RISC de Apple.
Se combinaban la rapidez en los ciclos de diseño por parte de IBM
con las técnicas de empaquetado denso de Motorola. Se usaría la nueva
tecnología de 0.8-micrones CMOS de Motorola junto con la de 0.5 micrones de
IBM. IBM por otro lado será pieza clave en toda esta historia pues la
arquitectura PowerPC se cimienta en la arquitectura POWER de IBM que
utilizan sus propia estaciones de trabajo; la serie RS/6000.
Junto a esta alianza inicial surgieron otras, no por ello menos
importantes, a saber son las siguientes:
Apple e IBM se alían y forman dos compañías Taligent y Kaleida.
Taligent por un lado tendría como misión principal crear un sistema
operativo orientado a objetos que formaría parte principal de los equipos
que trabajaran con un PowerPC. Este proyecto era el famoso Pink, que
estaba siendo desarrollado por Apple y del que en el momento de la firma se
habían escrito ya más de un millón de líneas de código. Su principal
característica es que está basado en objetos a la NextStep; según palabras
de Jim Groff, por parte de Apple, "la actual orientación a objetos es como
elegir una comida "objetos" desde un menú de alimentos, mientras que Pink
sería como ir a la tienda de productos comestibles y seleccionar artículos,
que cocinarás en casa. Como tal, Pink se prestará a customizar
aplicaciones desarrolladas para tareas específicas".
Respecto a Kaleida en un principio se forma como una compañía
orientada al desarrollo de aplicaciones multimedia aunque más bien habría
que decir que en sus comienzos era un reproductor multimedia, unido a un
sistema operativo, pasando por un sistema operativo para una tv-interactiva
y finalmente presentándose como un kit de desarrollo orientado a objetos.
Situado por encima del sistema operativo aisla al programador de la
plataforma permitiéndole crear aplicaciones compatibles para cualquier
sistema para el que se haya creado el apropiado Player.
Otro de los acuerdo de Apple e IBM es PowerOpen, una nueva versión
de UNIX, basada en AIX y A/UX.
PowerOpen se ajusta a OSF/1, el estándar UNIX de la Open Software
Fundation, con extensiones añadidas por parte de Apple, IBM y otros
desarrolladores. Por tanto soportará multitarea, múltiples usuarios y
otras características que los actuales fabricantes de sistemas operativos
para ordena-? dores personales consideren oportunas.
Aplicaciones AIX y las nuevas aplicaciones escritas específicamente
para PowerOpen correrán en modo nativo. Estas aplicaciones proporcionarían
la ejecución más rápida y eficiente de cuantas corran en una plataforma
RISC POWER. Sin embargo por medio de emulacion software podrá ejecutar
aplicaciones DOS, Macintosh y A/UX.
Los nuevos programas escritos para el sistema operativo PowerOpen
tendrán la opción de soportar tanto el aspecto visual y el "feeling" del
Macintosh o - puesto que son condescendientes de OSF/1, seguir la norma OSF
GUI,Motif.
¿ Cuál es el estado actual de las cosas ?
Hasta ahora existen 3 familias de cpu's, son:
PPC601:
Es la primera implementación 32-bits de la arquitectura
PowerPC diseñado, específicamente para equipos de sobremesa.
Dispone de 3 unidades de procesamiento separadas: una unidad de
"salto", un procesador de enteros y un procesador de coma
flotante; también cuenta con una caché interna de 32 Kb. Todo
ello da como resultado un procesador que da en coma flotante un
rendimiento 10 veces superior a un Mac equipado con un 68040. Se
trata de un procesador que todabía mezcla características POWER
con PowerPC. Es decir no es un diseño "puro" PowerPC tal y como
se especificó éste.
El 601 es fabricado por IBM y vendido por ambos IBM y
Motorola. Con la introducción del procesador PowerPC 601 en los
ordenadores Macintosh, Apple crea la línea PowerMacintosh, el
primer ordenador personal en integrar el procesador PowerPC con un
sistema operativo estándar de la industria.
PPC603:
El primer procesador que implementa la arquitectura
PowerPC pura. Está diseñado para consumir 3 watios en lugar de
los 9 de un 601, y por lo tanto parece estar especialmente bien
adaptado para los equipos portátiles. A pesar de contar con dos
memorias cachés ( una para datos y otra para instrucciones ) de 8
Kb, puede ejecutar hasta 3 instrucciones por ciclo de reloj,
gracias a sus cinco unidades de procesamiento independientes. Sin
embargo, el pequeño tamaño de la caché provoca que sea más lento
de lo que sería si tuviese una caché de 32 Kb como su antecesor.
Sin embargo para corregir esta última deficiencia más
tarde se sacarían una variante de este procesador: el PPC603e (
de enhanced o sea mejorado ), que se caracteriza por tener cachés
de datos e instrucciones separados de 16Kb cada uno, además se
aumentarían las velocidades del reloj.
PPC604:
Su diseño es similar al 601 solo que será
considerablemente más rápido que éste , por tanto fue estudiado
para ser usado en equipos de sobremesa de alta gama, estaciones de
trabajo y sistemas de ordenadores con multiprocesamiento
simétrico. Cuenta con 6 unidades de proceso separadas ( una
unidad load/store, que gestiona el flujo de datos desde y hacia el
procesador, una unidad de predicción de salto, una unidad de coma
flotante y 3 unidades de cálculo de números enteros ). Esto
permite ejecutar hasta 4 instrucciones en un sólo ciclo de reloj.
Si bien inicialmente las cachés internas del PPC604 son de 16 Kb
para datos y 16 Kb para instrucciones la necesidad de mejores
rendimientos impulsaron a crear una variante nueva al igual que
ocurrió con el PPC603e y que no es otra que el PPC604e, contando
este último con cachés internas de 32Kb para datos y 32Kb para
instrucciones dando un total de 64Kb de caché interna ( ¿
recuerdan los tiempos en los que se vendían los ordenadores de 8
bits con memoria de hasta 64Kb de ram ?, y eso nos parecía mucho
;-) )
Otros miembros de la familia PowerPC:
La mayor parte de los procesadores que se fabrican en el
mundo no van destinados a ordenadores, sino a controlar todo tipo
de dispositivos, desde lavadoras hasta coches, pasando por robots,
sistemasa de audio, etc. Estos procesadores se llaman embebidos.
IBM y Motorola han desarrollado sendos procesadores
basados en el procesador PowerPC.
IBM: El controlador PowerPC 403GA. Se ha eliminado la
unidad de punto flotante para asi reducir el tamaño del procesador
a 585000 transistores, además esto redunda en un menor consumo
-1.2 watios en el peor de los casos con una alimentación de 3.3v.
Una última versión que se ha sacado de este chip es el PPC 401GF,
a 2.5v consume 40 miliwatios a 25 Mhz, posee un núcleo que es
compatible en código con la familia PPC 60x.
Motorola: Este fabricante ha optado por un camino diferente,
fabricando un procesador, el RCMU505 que permite crear
aplicaciones que si hagan uso de la unidad de coma flotante. Para
ello dispone de una FPU de doble precisión. Por el contrario solo
dispone de una unidad de enteros.
Debido al alto volumen de fabricación de estos
procesadores embebidos ( se fabrican por millones ) se estima que
sus precios ronden los 50$.
A continuación voy a poner una tabla que resume las
características principales de los procesadores y que sirve como
referencia comparativa:
Procesador Clk(MHz) Potencia(W) Precio(US$)
---------- -------- ----------- ----------
MPC601 50 5.6 165
66 7 165
80 8 249
MPC603 66 2.5 165
80 3 195
MPC603e 100 3 207
120 ? 260
MPC604 100 14 549
120 ? ?
133 ? ?
Ancho Ancho Unidades Func Si Fecha
Proc datos Bus (I/FP/BP/LS) Cache Trans Process fecha venta
------- ----- ----- ------------ ----- ----- ---------- ------- ------
MPC601 32 64 1/1/1/0 32 2.8 0.6u CMOS Oct 92 Abr 93
MPC603 32 32/64 1/1/1/1 8/8 1.6 0.5u CMOS Oct 93 Nov 94
MPC603e 32 32/64 1/1/1/1 16/16 2.6 0.5u CMOS Feb 95 2H 95
MPC604 32 64 3/1/1/1 16/16 3.6 0.5u CMOS Abr 94 Dic 94
Notas:
* Ancho Datos: ancho de los registros (enteros/direcciones) de
propósito general y enteros ALU(s), en bits
* Ancho Bus: ancho del bus de datos a la memoria externa, en bits --
de este modo el bus a memoria puede ser, y a menudo es, mas ancho
que el bus de datos interno.
* Unidades funcionales:
I = unidad de enteros
FP = unidad de coma flotante
BP = unidad de procesamiento de predicción de saltos
LS = unidad de load/store ( carga/descarga )
* Cache: caché dentro del chip en Kb - dos números significa
instrucciones/datos; un número significa unificado.
* Precio: en dólares US, para grandes cantidades.
* Trans: número de transistores, en millones.
* Si fecha: fecha de las primeras unidades.
Llegados a este punto nos podemos preguntar cuan rápidos son, pero
creo que lo mejor será verlo en un cuadro comparativo:
Esta tabla lista los resultados SPEC para las máquinas PowerPC, además de
algunas otras, con el propósito de comparación. ( SPEC son unos tests
diseñados para probar el rendimiento del sistema. Los SPECint usa código
para enteros solamente, por ej., compiladores; el programa SPECfp usa
código que utilice la coma flotante, por ej., simulación de circuitos.)
-- SPEC92 --
Procesadosr Reloj Caché int fp Sistema
------------ ------- ------------ ----- ----- ---------------------
MPC601 50 MHz 0/32k 41.7 51.0 IBM RS/6000 N40
66 MHz 0/32k 62.6 72.2 IBM RS/6000 250
66 MHz 0/32k 63.7 67.8 IBM RS/6000 40P
66 MHz 256k/32k 75.1 77.0 IBM RS/6000 40P
80 MHz 0/32k 78.8 90.4 IBM RS/6000 250
80 Mhz 0.5M/32k 88.1 98.7 IBM RS/6000 41T & 41W
80 Mhz 1M/32k 90.5 100.8 IBM RS/6000 C10
MPC603 66 MHz 1M/8k/8k 60 70 Estimaciones Motorola
80 MHz 1M/8k/8k 75 85 Estimaciones Motorola
MPC603e 100 MHz ?/16k/16k 120 105 Estimaciones Motorola/IBM
MPC604 100 MHz 256k/16k/16k 128.1 120.2 IBM RS/6000 43P
100 MHz 512k/16k/16k 140.8 129.1 IBM RS/6000 43P
120 MHz 512k/16k/16k 157.9 139.2 IBM RS/6000 43P
133 MHz 512k/16k/16k 176.4 156.5 IBM RS/6000 43P
i486DX2 66 MHz 256k/8k 32.2 16.0 Compaq Deskpro
i486DX4 100 MHz 256k/16k 51.4 26.6 Micronics M4P PCI
Pentium 66 MHz 256k/8k/8k 78.0 63.6 Intel Xpress
Pentium 100 MHz 1M/8k/8k 121.9 93.2 Intel Xpress
Pentium 120 MHz 1M/8k/8k 140.0 103.9 Intel Xpress
68040 33 MHz ? 18 13 Mac Q950
68040 33 MHz ? 20.3 ? Mac Q800
Notas:
* SPEC no permite valores estimados. Las líneas marcadas "estimado"
no son números oficiales SPEC.
* Los valores de los caché están en kB o MB: el formato es
( externo/instrucciones/datos) o externo/unificado
A la vista de estos resultados se observa que en cuanto a velocidad
comparados con la vieja familia 680x0 son rapidísimos, pero que comparados
a los nuevos Pentium están más o menos a la par, sin embargo a partir del
603e se observa que en el cálculo en coma flotante están mejor dotados que
los micros de Intel.
Sin embargo no todo lo relacionado con PowerPC tiene que ver con
procesadores, asi surgen dos nuevos conceptos que voy a tratar de aclarar
un poco: PReP y CHRP.
Tres años después de la firma del acuerdo que dio origen al
procesador PowerPC , los tres fabricantes se reunieron de nuevo para
acordar las especificaciones necesarias para una nueva plataforma de
hardware, una arquitectura para desarrollar ordenadores basados en el
procesador PowerPC. Este grupo de especificaciones se bautizó con el
nombre de Plataforma Común de Referencia Hardware (CHRP).
Las especificaciones se diseñaron para permitir que distintos
sistemas operativos (con sus correspondientes aplicaciones) pudiesen
ejecutarse en cualquier ordenador fabricado siguiendo este estándar. Los
principales sistemas operativos soportados por esta plataforma son:
* AIX y su sucesor PowerOpen, que son versiones del UNIX.
* Mac OS, el sistema operativo que utilizan actualmente los
Macintosh de Apple.
* OS/2, es sistema operativo para ordenadores personales de IBM.
* Windows NT o, en concreto, la versión para procesadores RISC del
sistema operativo de Microsoft.
Aparte de éstos, aparecieron otro fabricantes anunciando la
intención de portar sus sistemas operativos, como Novell o SunSoft.
Antes del acuerdo del que surgió las especificaciones de la
Plataforma Común de Referencia Hardware, IBM había anunciado la
especificación PReP ( PowerPC Reference Plataform - Plataforma de
Referencia PowerPC), que no fue otra cosa más que un intento por su parte
de llegar al mismo resultado.
El nuevo estándar indica que todos los ordenadores fabricados bajo
la norma de Plataforma Común de Referencia Hardware (CHRP) serán
compatibles con la norma Plataforma de Referencia PowerPC (PReP)
- Sistemas Operativos
Una vez definido el hardware centrémonos en el software y miremos a
ver el estado actual de los sistemas operativos que corren haciendo uso de
los procesadores PowerPC:
* Tipo UNIX
IBM's AIX ha estado disponible desde Octubre de 1993. AIX 4.1, estaba
disponible en Agosto de 1994 es compatible-PowerOpen.
Linux está siendo portado a PowerPC. La plataforma escogida es la 1603 de
Motorola, a la que le seguirán PowerMacs, Motorola Ultra y PowerStack
systems, y el IBM RS/6000.
IBM y SunSoft han firmado un acuerdo que dice que SunSoft portará Solaris
para sistemas compatibles-PReP y que IBM los distribuirá. Una beta ha sido
presentada en el Sydney Solaris Forum en Agosto de 1994. La versión
PowerPC de Solaris tendrá el mismo API que las versiones SPARC y x86; la
mayoría de las aplicaciones correrán sobre PowerPC con solo recompilarlas.
Harris Computer Systems Corporation actualmente ofrece Secure/Power UNIX,
un sistema operativo seguro multi-nivel compatible-PowerOpen para las
estaciones IBM RS/6000 y los multiprocesadores Harris Night Hawk.
* MacOS
Los Power Macintosh se venden con el System 7, como los Macs 68k. Las
partes críticas del Toolbox (código del sistema en ROM) han sido portadas
al PowerPC; el resto es emulado. Apple analizó código existente para
determinar las rutinas del Toolbox que se usaban más frecuentemente, y
portó esas primero.
Con el anuncio CHRP , Apple anunció que podrá vender el MacOS
independientemente del hardware Apple. Esto significa que un usuario será
capaz de comprar MscOS en una tienda e instalarlo en un sistema CHRP.
* Windows
Windows NT ha sido portado al PowerPC. La versión 3.5 ha sido enviada a
los desarrolladores desde Octubre de 1994. Sistemas equipados con NT han
estado disponibles desde principios de 1995.
* OS/2 (antes WorkplaceOS)
OS/2-PPC será compatible a nivel código fuente con OS/2-x86 para
aplicaciones 32-bit o sea, que aplicaciones 32-bit OS/2 correrán
nativamente después de recompilarlas. Las aplicaciones 16-bit OS/2 tendrán
que ser portadas a 32-bit antes de recompilarse. OS/2-PPC añadirá un
emulador para código MS-DOS y Windows, sin embargo no soportará código
OS/2-x86. La primera versión alfa de OS/2-PPC fue enviada a los
desarrolladores en Nov de 1994. En Dic. de 1994, IBM vendió la primera
versión beta, que incluía características de OS/2 Warp, a 150
desarrolladores de software. OS/2-PPC entró en su fase general beta en el
verano de 1995.
* Otros
Taligent/Pink, OS/9, pSOS+, Taos, OSE Delta
Be, Inc. ha desarrollado un nuevo sistema operativo llamado BeOS.
nombre compañía SO base GUI endian disponible
----------------- ----------- --------------- ------- ------ ----------
- tipo UNIX
-----------
AIX 4.1 IBM SysVR3 X+Motif big Oct 93
Solaris 2.x SunSoft SysVR4 X+Motif little med 95
Linux Gnu Pub Lic ? X big ?
Secure/Power UNIX Harris SysVR4 X+Motif ? Jun 94
----------
- Mac
----------
MacOS 7 Apple custom custom big Mar 94
---------
- tipo PC
---------
Windows NT Microsoft custom custom little 1C 95
OS/2 - PPC IBM Mach3 + custom custom little ?
-------
- otros
-------
Taligent Taligent custom custom? ? ?
LynxOS Lynx AT&T RTK X+Motif ? Jul 94
OS/9 Microware custom X, cust ? Dic 94
pSOS+ ISI custom X big Dic 93
BeOS Be custom custom ? 95
( custom: De diseño propio, big y little:ver glosario, ?:dato desconocido
en el momento de la elaboración del artículo, 1C: 1er cuarto del año )
- Últimas noticias
En esta sección pondré los últimos adelantos que se han producido
en el mundo PowerPC hasta la fecha de la redacción de este artículo. Asi
tenemos que se han sacado nuevas versiones de los procesadores a diferentes
velocidades de reloj y tenemos por ejemplo:
- 8 de abril de 1.996. Motorola e IBM están enviando muestras de un nuevo
procesador de la familia PowerPC, conocido con el nombre en clave de
"Octubre Rojo". Ha sido diseñado con un bus de datos y una caché tipo L2
más grande que las del PentiumPro.
Octubre Rojo, es la última encarnación del PowerPC 620, y la compañía
espera anunciarlo oficialmente para finales de año.
El grupo BULL SA, un fabricante de ordenadores francés, está
desarrollando y provando servidores con hasta 4 CPU's del tipo Octubre
Rojo. Informes oficiales de la compañía informan que su sistema podría
ser escalado hasta al menos 8 procesadores.
Han realizado simulaciones que muestran que el Octubre Rojo ejecuta un
64% mejor en servidores que el más rápido de los PentiumPro disponibles
con las mayores cachés.
Las ventajas en ejecución del Octubre Rojo se deben a sus mayores
dimensiones de las cachés - hata 4 Mb - y su bus del sistema de 128 bits
para el movimiento de datos entre la memoria principal y la CPU.
Por otro lado el grupo BULL está probando el nuevo CHIP con un bus del
sistema de 100 MHz, en comparación el del PentiumPro es de 66 MHz.
- San José, California, 13 de mayo de 1996. La división de procesadores
RISC de Motorola anuncia nuevas versiones de la familia PPC 603e a las
siguientes velocidades de reloj: 166, 180 y 200 Mhz.
Los precios y fechas a partir de cuando estarán disponibles serán:
CLCK (Mhz) precio(*) fecha Tecnología
------- ------ -------- -------------
166 224 junio 96 0.35 micrones
180 256 junio 96 0.35 micrones
200 360 junio 96 0.35 micrones
(*) Precio en dólares americanos para cantidades mínimas de 1000 unidades
- Austin, Texas, 5 de Agosto de 1.996. La división de procesadores RISC
de Motorola, anuncia la inminente disponibilidad de las nuevas versiones
de la familia PPC 604e a 166, 180 y 200 Mhz.
Los precios y fechas a partir de cuando estarán disponibles serán:
CLCK (Mhz) precio(*) fecha Tecnología
------- ------ -------- -------------
166 243 agos 96 0.35 micrones
180 365 agos 96 0.35 micrones
200 520 agos 96 0.35 micrones
(*) Precio en dólares americanos para cantidades mínimas de 1000 unidades
- FISHKILL, N.Y., 22 de julio de 1.996. IBM ha anunciado hoy el PPC 604e
a la velocidad de 225 MHz. El nuevo procesador tiene los siguiente Spec
estimados:
SPECint95 SPECfp95
--------- --------
8.3-9.0* 6.5-7.5*
(*) El rendimiento depende del reloj del procesador, ratio de la velocidad
del bus, y tamaño de las cachés. La configuración del sistema usado para
obtener 9.0 SPECint95 y 7.5 SPECfp95 han sido un PowerPC 604e a 225 MHz,
un bus del sistema de 75 MHz , una caché L2 de 1Mb y 64 Mb de DRAM
síncrona.
Se empezará a vender a partir de Agosto a un precio de 594$ en pedídos
mínimos de 1000 unidades.
- New York, PC EXPO, 18 de junio de 1.996. Se presenta un prototipo capaz
de arrancar con MAC OS o Windows NT.
Basado en un prototipo de IBM con nombre Moccasin, el sistema corre con
un PowerPC 604 a 133 MHz. Utiliza un teclado estándar tipo PC y un ratón
de 2 botones. Al encender la máquina se nos presenta con un menú en en que
elegimos que sistema vamos a utilizar para arrancar asi como otras opciones
de configuración como por ejemplo si queremos añadir otro sistema
operativo.
El sistema tardó en arrancar un minuto y 15 segundos, algo menos de lo
que tarda Windows NT, y aunque se había anunciado que funcionaría con
Solaris, en esta demostración no se presentó.
Parece que PPCP y CHRP están ahora más cerca, IBM ha dicho que la
versión final de la placa madre estaré disponible a finales de agosto.
¿ Y el futuro ... ?
El futuro, eso es lo que más prometedor parece, pues como todas las
tecnologías , la tecnología PowerPC también evolucionará, asi aparte de
Somerset se han creado varias plantas de fabricación y diseño de los
procesadores PowerPC, IBM en Burlington, VT y Motorola en Austin, TX; por
otro lado se están llevando a cabo múltiples diseños simultáneos:
- La serie G3 es la siguiente generación de productos PowerPC
disponible comercialmente a mediados de 1.997. Esta serie incluye nuevas
tecnologías de proceso, nuevos niveles de integración de silicio y un nuevo
diseño de la memoria caché.
- La serie G4 que incluye una nueva microarquitectura, con mejoras
substanciales en la superescalabilidad y en la arquitectura de las unidades
funcionales, asi como una nueva tecnología de proceso.
Ambas series serán capaces de correr el software que hoy en día funciona
con los procesadores PowerPC, incluyendo sistemas operativos, herramientas,
aplicaciones y firmware.
(Por cierto que la G de estas series quiere decir Generación)
Y por último el siguiente paso en la evolución de esta tecnología será el
Proyecto 2K, del que no hay detalles de momento.
No he hablado de posibles clónicos del procesador PowerPC como el que
pretende fabricar Exponential Technology ,debido al hecho de que aun no
está fabricado de todas formas la opción parece muy prometedora y habrá que
estar muy atentos a ver que nos depara en un futuro cercano esta
compañía...
Glosario
AIX:
Versión UNIX de IBM. Hoy en día se le conoce principalmente como
el sistema operativo estándar de la línea de estaciones de trabajo
de la serie RS/6000
Bi-Endian:
Hay dos posibles convenciones a la hora de ordenar los bytes
cuando vamos a representar cantidades escalares ( es decir, que no
sean cadenas ) en la memoria del sistema. El ordenamiento de los
bytes en big-endian emplaza el byte más significativo del número
en la dirección de memoria más baja, en tanto que el ordenamiento
little-endian emplaza el byte menos significativo en la dirección
más baja de memoria. Virtualmente todas las CPU's soportan una u
otra de las convenciones, pero a la CPU que es capaz de manejar
ambos esquemas se le llama bi-endian. El PowerPC es bi-endian por
naturaleza, la familia 680x0 es big-endian y la familia x86 es
little-endian.
Big-Endian:
Un término que especifica el ordenamiento de los bytes para datos
de tipo escalar. El byte más significativo es almacenado en la
dirección de memoria más baja. El PowerPC en el momento de
arranque adopta este esquema, sin embargo es tipo bi-endian.
BPU ( Unidad de procesamiento de saltos ):
Una unidad de ejecución dedicada, común en las CPU's
superescalares, usada para predecir y resolver saltos antes de su
verdadera ejecución.
Cache:
Término general para un sistema, en el cual una pequeña cantidad
(4k1Mb) de memoria muy rápida se usa como un buffer para la más
grande pero mucho más lenta, memoria principal de los sistemas.
En un sistema con caché, cada vez que una dirección de memoria es
accedida por la CPU, se carga un bloque de memoria conteniendo esa
dirección dentro del caché antes de que la dirección solicitada
sea cargada dentro de la CPU. Devido a que la mayoría del
software utiliza bucles en el código, una vez que una región de
código se ha cargado dentro de la memoria caché, los bucles
repetitivos se ejecutarán fuera de la memoria caché sin necesidad
de requerir ningún acceso adicional a la mucho más lenta memoria
principal. Las modernas CPU's contienen caché justo dentro del
propio chip de CPU, un caché ligeramente más lento fuera de la
CPU, y la relativamente más lenta memoria principal en la placa
madre.
CISC ( Arquitectura de Conjunto de Instrucciones Complejas ):
Acrónimo introducido como la antítesis de RISC para describir
arquitecturas de ordenador con conjunto de instrucciones
complejas, no ortogonales y fuertemente dependientes de frecuentes
accesos a memoria. El más claro ejemplo la familia x86 de Intel.
EU (Execution Unit, Unidad de ejecución ):
La parte de la CPU que realmente ejecuta las instrucciones
máquina. Tradicionalmente las CPU's han tenido una sola unidad de
ejecución. Las modernas CPU's como el PowerPC y el Pentium tienen
varias unidades de ejecución, lo cual les permite soportar
ejecución superescalar.
FPU (Floating-Point Unit, Unidad de coma flotante):
Una unidad de ejecución dedicada común dentro de las CPU's
superescalares, que se usa para soportar cálculos con valores no
enteros. Las instrucciones en coma flotante son utilizadas
normalmente para realizar cálculos rápidamente en sistemas de
procesamiento digital o gráficos 3D.
IU (Integer Uni, Unidad de enteros o punto fijo):
Una unidad de ejecución dedicada dentro de muchas CPU's, diseñada
específicamente para manejar cálculos sobre enteros. Algunas
CPU's incluyendo el Pentium y el PPC 604, poseen varias IU's para
distribuir y ejecutar cálculo de enteros de forma diferente
dependiendo de si se trata de instrucciones de un ciclo o varios
ciclos de reloj.
Little-endian:
Un término usado para especificar una convención de ordenamiento
de bytes para datos escalares. En este esquema el byte menos
significativo se almacena en la dirección de memoria más baja.
Load/Store architecture:
Una arquitectura de ordenadores en la cual hay solamente dos
categorías de instrucciones para el acceso a la memoria: LOAD
para leer datos desde la memoria, y STORE para escribir datos a la
memoria. Las CPU's son siempre virtualmente mucho más rápidas que
la memoria principal, lo que hace un mal negocio el acceder a
memoria. La arquitectura load/store se diseñó para acceder a
memoria lo menos posible. Los datos son traidos a la CPU para su
manipulación, y tan solo son devueltos de regreso a la memoria
principal cuando ya han tenido lugar todas estas manipulaciones.
Todos los sistemas RISC están basados en arquitecturas LOAD/STORE.
POWER (Performance Optimization With Enhanced RISC):
Término acuñado por IBM para una arquitectura de ordenadores que
fue introducida comercialmente con las estaciones de trabajo
RS/6000 en 1.990. La arquitectura POWER fue la precursora
inmediata de la arquitectura PowerPC anunciada en 1.991 IBM no ha
abandonado la arquitectura POWER con la introducción de la
arquitectura PowerPC. De hecho, IBM ha sacado una actualización
de la arquitectura POWER, denominada POWER2, cuyo posible uso sea
el de las estaciones de trabajo de gama alta y el de los
servidores.
PowerOpen:
Una compañía formada por Apple e IBM dedicada a promocionar el
entorno PowerOpen que fue definido en el anuncio de la alianza
original PowerPC. Hewlett-Packard se uniría más tarde a la
asosiación PowerOpen como un miembro/propietario. El entorno
PowerOpen define una plataforma estándar UNIX que permite a los
desarrolladores escribir software basado en UNIX que puede ser
portado a cualquier SO compatible PowerOpen.
PowerPC:
Un término que describe una arquitectura de CPU basada en la
tecnología POWER anunciada en 1.991 como un esfuerzo de
colaboración de IBM, Motorola y Apple.
Prefetching:
Una característica en las CPU's, de uso común desde las primeras
versiones de los intel 8086 en 1.978. La Unidad de Interface de
Bus (BIU) opera independiente- mente de la unidad de ejecución
(EU) en la que la BIU puede traer instrucciones desde la memoria
del sistema mientras que la EU está ejecutando otras
instrucciones. Las instrucciones traidad por la BIU son
emplazadas en una pequeña cola de "pretraidas" desde la cual la EU
puede traerlas a gran velocidad. Si la BIU puede mantener la cola
de "pretraidas" llena, la EU no tiene que esperar por la BIU a que
traiga instrucciones de la memoria del sistema (un proceso que
siempre es más lento), mejorando mucho la capacidad de tratamiento
de la CPU.
Prep (También se escribe como PReP) Plataforma de
Referencia PowerPC: Prep es un documento escrito por IBM y
ampliamente distribuido a los vendedores que desean ofrecer
hardware y software PowerPC. Muestra una sugerencia sobre que
configuración hardware puede ser usada para las máquinas PowerPC
con la esperanza de que esta configuración sugerida haga más
compatibles unas con otras a las diversas máquinas PowerPC.
IBM está preocupada por obtener un amplio mercado para la
arquitectura PowerPC y prep es un medio para ayudarle a crear ese
ampli mercado. (Algo asi a lo que son los clónicos hoy en día).
Primary (L1) cahe:
Un caché mantenido dentro de la CPU en si misma. Esto significa
que la CPU puede acceder al código o los datos del caché casi
instantaneamente. Obtener código y datos en el primer caché puede
ser difícil, debido a la extrema diferencia de tiempos de acceso
entre el caché primario y la memoria del sistema. Por esta razón
normalmente se implementa un caché secundario fuera de la CPU que
actúa como un buffer entre el caché primario y la memoria
principal.
RISC:
Un concepto desarrollado por IBM y varias universidades a finales
de los 70's y principios de los 80's, en el cual la velocidad de
una CPU se incrementaba simplificando el conjunto de instrucciones
y por tanto el diseño interno general de la CPU. Las primeras
máquinas RISC eran poco más que CPU's que exponían su microcódigo
a los programadores; más tarde evolucionarion hasta contar con:
conjuntos de registros más grandes, todas las instrucciones del
mismo tamaño, y sistemas de caché más grandes dentro del propio
chip.
RS/6000:
Línea de estaciones de trabajo para ingeniería de IBM,
introducidas en 1.990 con considerable éxito en ese mercado. Las
RS/6000 usan la arquitectura POWER basada en múltiples chips
llamada RIOS.
Secondary (L2) cache:
Un caché mantenido fuera de la CPU, en sistemas donde también hay
una caché primaria (L1) dentro de la CPU. No haccede tan rápido
como la caché primaria pero aún asi es mucho más rápido que
acceder a la memoria principal.
SMP (Multiprocesamiento Simétrico):
Este es un término ampliamente usado para definir una combinación
de servicios hardware/software diseñado para soportar sistemas
basados en multiprocesador. En un diseño SMP, el código del
sistema puede estar corriendo en todas las CPU's simultaneamente y
las partes diferentes de una aplicación (llamadas procesos) pueden
ser distribuidas a través de diferentes CPU's de modo que la
aplicación puede completar sus procesos más rápidamente de lo que
es posible en un sistema monoprocesador.
Somerset Design Center:
Una coopertativa de riesgo compartido fundada por IBM y Motorola
para soportar el diseño de las CPU's PowerPC y los demás chips de
soporte de la alianza PowerPC. La idea era crear una nueva
cultura separadas de las culturas corporativas de ambas IBM y
Motorola de modo que el trabajo en Somerset no pudiera llegar a
ser enredado por las políticas o los políticos de las compañías
padres. El equipo de Somerset diseñó las CPU's 603, 604 y 620,
además de otros muchos proyectos que aún no han sido anunciados.
Un pequeño grupo de Apple permanecen como asesores técnicos para
temas relacionados con el hardware y el software de Apple.
SPECmark:
Un estándar de medida definido por la System Performance
Evaluation Cooperative que coompara el rendimiento de una CPU
contra un "VAX estándar" siendo el número resultante un múltiplo
del rendimiento mostrado por ese VAX. Una pila de test con SPEC
enteros (SPECint) y SPEC con coma flotante (SPECfp) son ejecutados
y se calcula la media geométrica de ambas categorías.
Speculative Branching:
Cualquiera de un número de las capacidades de salto implementadas
en una CPU y a veces modificable por medio de las capacidades
software del sistema. En un salto tipo estático de los saltos
especulativos, tiene lugar un salto condicional si el salto va en
una cierta dirección (bien hacia adelante o hacia atrás en el
programa). Bajo una aproximación más potente llamada salto
dinámico, la CPU sigue la pista histórica de las instrucciones que
previamente han sido de salto para determinar si una instrucción
de salto que llega debería ser llevada a cabo o no.
Split cache:
Un sistema de caché que emplea cachés para código y para datos
separados. Esto es útil debido a que el código y los datos
normalmente existen en zonas de memoria que están muy separadas
entre si, y cuando ambos son almacenados en un sistema de caché
unificado, los accesos alternativos a código y datos, causan ue el
caché unificado tenga que ser recargado frecuentemente, frustrando
el propósito del caché y bajando la capacidad de ejecución de la
CPU.
Superscalar execution:
Una característica de la CPU por la cual varias unidades de
ejecución dentro de la CPU permiten la ejecución simultanea de más
de una instrucción.
Unified cache:
Un sistema de caché en el cual ambos código y datos son
almacenados en el mismo caché. Un caché unificado es más fácil de
implementar y ocupa menos silicio que un caché partido, pero no es
tan flexible y no alcanza el mismo nivel de rendimiento.
Manuel Juan Arteaga (marteaga@redestb.es)
=--------------------------------=
---------------------| Articulos Menu Principal |--------------------
=--------------------------------=
Converted on 18 Feb 1997 with RexxDoesAmigaGuide2HTML 2.1 by Michael Ranner .